一、只有整数是不够的 AMDAthlon浮点性能再突破（论文文献综述）
贺一凡[1]（2020）在《基于遗传算法的多项式神经网络求解分类问题》文中研究指明分类问题是机器学习的核心内容之一,神经网络（ANN）因为可以在任意精度下逼近真实分类函数而受到了广泛运用。本文提出了一种基于实编码遗传算法和QR分解的多项式结构的神经网络（GA-QR-PNN）,并通过QR分解法和遗传算法求解网络的各项参数。算法主要思想是先用多项式线性函数尽可能的正确划分数据类别,再通过非线性激活函数调整。多项式网络克服了传统神经网络结构难以确定的缺点,文中给出了如何自适应生成网络结构的方法。PNN中的神经元又称为部分描述（PDs）,不同于ANN的全连接方式,PNN只取训练样本中的两个特征做为输入,经过多项式计算得到相应的输出。多项式的系数通过求最小二乘问题得到,使用选主列的QR分解法避免了法方程中求解逆矩阵数值不稳定。最后将PDs的系数,样本输入和一项偏置以权连接的方式,再通过激活函数输出。最后一层的权重构成实编码遗传算法（RCGA）的染色体,在训练集上的分类正确数目作为适应度函数,加入最优保存策略保证算法收敛性。文章详细分析了遗传算法的各类交叉算子,交叉概率,种群规模和迭代次数对分类结果的影响,给出了最优参数结果。测试算法的数据集全部来自UCI机器学习库,并且采用十折交叉验证的方式取平均分类正确率作为算法结果,和其他类型的最新算法做了对比。
李大琳[2]（2020）在《基于FPGA的高性能算法实现的设计模式及其应用研究》文中进行了进一步梳理近年来,随着大数据、云计算以及人工智能等相关领域研究和应用的不断深入,导致需要计算的数据体量急剧增长。诸如数据库、智能算法、深度学习、在线预测以及无人驾驶等各种计算密集型应用对计算能力的需求已远远超出了传统通用处理器（CPU）的处理能力。从上个世纪60年代开始,人们就对可并行的计算问题提出了用并行计算（Parallel Computating）的方法来对算法进行加速,以实现更高的计算性能,从而提升解决问题的效率。伴随着CPU处理能力和相关技术的不断迭代,并行计算系统的计算能力不断提升。然而,近几年半导体技术几乎达到了物理极限,摩尔定律几近失效,但数据量的增长对计算能力的要求却仍在不断提升。进入21世纪,人们开始探索用异构计算（Heterogeneous Computation）等新的计算形态来提升计算能力。FPGA是一种可编程芯片,它将算法逻辑直接翻译为晶体管电路的组合,在计算速度、延时和功耗等方面优于通用处理器。因而,其在众多应用场景中有着重要地位,并成为异构计算领域的研究热点。然而,FPGA的硬件架构虽然为其带来了很高的计算性能,但却使基于FPGA的算法设计方法面临挑战:（1）基于FPGA的算法设计是面向电路结构的,这需要设计者深入了解FPGA结构和数字电路。目前的算法开发人员大部分是软件人员,缺乏对硬件的了解,且基于FPGA的算法设计工具链不够完善,导致FPGA平台上的实际开发效率较低。（2）现有算法设计和性能优化方法多是针对通用处理器架构的,由于FPGA与通用处理器在硬件架构上的差异,使得这些方法不能充分发挥FPGA的特性,从而不能在FPGA上获得较好的算法性能提升效果。目前仍然缺少适合FPGA的算法设计及性能优化方法。（3）在FPGA上实现具体算法时,需要结合FPGA硬件架构特点针对算法特征对算法实现进行深度优化。现有优化思路多是从算法模型角度出发的,缺少对算法要解决的问题和FPGA的硬件架构的考虑。基于以上问题,本文主张通过提出适合于FPGA硬件架构的算法设计和性能优化方法来提升算法在FPGA上实现的性能,主要工作介绍如下:（1）提出了基于FPGA的高性能算法实现设计模式和计算性能评价标准。在FPGA上,算法的控制逻辑和运算操作被转化为电路逻辑单元的连接,待操作的数据则按照电路的连接方式流过FPGA,产生最终的运算结果。电路的组合方式影响数据的流动方式,并最终影响计算性能。因此,针对FPGA上的算法实现的性能优化应该以构造高效的数据流为目标。本文提出以构造算法的流式数据为目标的算法实现设计模式,通过将高效的电路模型抽象为算法实现的数据流模型,为设计者屏蔽硬件结构细节,提升开发效率。设计者只要参照设计模式进行算法实现就更容易提升算法在FPGA上实现的性能。另外,设计模式只是一种设计参考,不需要特定的编程语言或者综合工具的支持,具有很强的通用性。本文提出的设计模式分为三个层面:在算法整体框架层面,以构造流式数据为目标,包括多级流水“映射-归并”框架和脉动式线性框架;在算法功能级层面,针对典型的算法结构,包括复杂数据类型高效流水求和树和并行比较向量;在算法逻辑层面,包括多种以简化控制逻辑和降低运算强度为目标的性能提升方法。此外,对FPGA上的算法实现的性能评价不能单纯以程序执行时间为标准,要兼顾延时、频率、吞吐量、芯片利用率和功耗等多个方面。因此,本文提出了针对FPGA上算法实现的相关性能评价方法,包括加速比评价方法和针对HLS（High Level Synthesis）方法的综合结果性能评价方程。本文所提出的设计模式和性能评价标准对提升FPGA上的算法实现的性能有重要意义。（2）提出了一种针对FPGA结构的基于扩展非严格偏序序列的线性排序算法,并将其在FPGA上应用脉动式线性框架设计模式实现为可配置线性排序器。排序问题是一个被广泛研究的算法问题。现有FPGA上的排序算法实现多为将经典排序算法通过并行化设计后移植到FPGA上,虽然降低了排序延时,但在资源占用率等方面的性能有待提升。本文针对FPGA的结构特点,首先基于数学中的序理论,将非严格偏序关系扩展为基于n元组的非严格偏序关系,并在此基础之上提出了线性排序算法。该算法具有4N/n时间复杂度,可以通过调整n的值来调整算法的带宽和比较操作的数量。基于该算法在FPGA上实现的排序器具有资源占用率相对较低,电路连接复杂度不高,输入带宽、排序延时等参数可配置等特点。从而可以根据具体排序问题的需要在延时和资源占用率等性能之间做出权衡,提升FPGA上解决排序问题的总体性能。由于该算法是针对FPGA硬件架构进行设计的,因此,本文使用绝对加速比来评价算法的性能。实验结果表明,该算法相比在CPU上实现的快速排序算法有更好的计算效率。（3）提出了基于HLS的群智能算法实现通用框架。群智能算法（Swam Intelligence Algorithms,SIAs）主要用于解决优化问题,属于计算密集型算法。现有计算性能优化工作一般仅从提升群智能算法的空间并行性角度出发。这会导致FPGA实现的吞吐量不高和求解规模有限。本文提出的框架应用多级流水“映射-归并”框架设计模式,并充分考虑硬件平台的存储器架构,将算法数据流与硬件结构相匹配,从而进一步提升算法实现的并行特性和吞吐量。框架基于HLS,使用C++语言进行描述,可以部署在不同硬件平台（FPGA,GPU和Multi-core CPU）上。在具体实现时,本文针对每种平台硬件架构特点对框架进行了深度优化,以提升存储器的访问效率,并以量子行为粒子群优化算法（Quantum Behaved Particle Swam Optimization,QPSO）为例对框架进行测试。在性能评价上,使用相对加速比方法,将框架在不同平台上的计算性能进行对比。实验结果表明框架实现了比现有工作更优的性能,并且,在FPGA的实现具有比其他平台上实现更好的计算效率。
姜加红[3]（2018）在《结合可满足性模理论与抽象解释的程序分析技术研究》文中研究表明随着软件需求的不断增加,软件系统日趋复杂与庞大,软件的可信性要求越来越高,尤其是在航空、航天、医疗、金融等安全攸关领域。许多安全攸关软件特别是嵌入式软件的设计与运行,与硬件系统及其所处环境的数学模型和物理模型密不可分,不可避免地会涉及大量数值运算。许多可信性质或缺陷均与程序的数值性质密切相关,比如除零错、算术溢出、数组越界等常见的运行时错误。因此,对程序中数值相关性质进行分析,自动获取程序中变量之间的数值约束关系,对于整个安全攸关软件系统的可信性保证至关重要。抽象解释作为一种在程序分析和验证领域广泛使用的有效的静态分析方法,为程序数值性质的自动分析提供了一个通用框架。基于抽象解释的程序分析通过轻量级的抽象域表示和抽象域操作来刻画程序的状态和行为,具有较小的分析代价和较好的可扩展性。但基于抽象解释的轻量级分析常常会造成精度损失,甚至导致误报。另一方面,可满足性模理论（Satisfiability Modulo Theories,SMT）基于析取、量词等连接子和丰富的理论域可描述较强的约束表示,并可对基本程序块的迁移语义进行精确刻画。但基于SMT的方法计算复杂度较高,且难以有效处理循环。因此,本文将两者进行优势互补,研究结合SMT与抽象解释的程序分析技术,在分析精度和效率之间进行有效权衡。本文的主要贡献包括:1)提出了结合SMT的块级抽象解释框架。该框架针对语句级抽象解释存在的精度受限问题,将SMT与抽象域在框架内进行有效结合。块级抽象解释框架首先将程序划分成块,在程序块内使用表达能力更强的SMT刻画程序语义,在程序块间使用计算效率更高的抽象域传递程序语义,并在程序块的入口和出口处进行相互转换。该框架在整体上仍基于“迭代+加宽”的框架求解程序的不动点,即在加宽点处使用抽象域的加宽操作加速迭代收敛。此外,本文从精度和效率两个方面对块级抽象解释框架进行提升:在精度提升方面,设计了基于谓词划分的抽象域提升算子,向后续分析传递必要且更丰富的信息;在效率改进方面,提出了基于块级稀疏性的大块切割方法,有效地缓解复杂SMT公式的求解开销。对SV-COMP中程序进行分析的实验结果表明,基于结合SMT的块级抽象解释方法能够验证的性质大约是基于经典语句级抽象解释方法的两倍。2)提出了基于后向策略迭代的不动点求解算法。该算法针对策略迭代过程效率较低的问题,在“猜测+验证”的框架下对循环不动点进行求解。后向策略迭代算法首先基于SMT规划快速求得模版下的一个最小不动点候选;再基于SMT和线性规划技术验证其可行性;若该候选可行,则算法求得模版下的最小不动点;若该候选不可行,则算法重新求解一个新的最小不动点候选。然后本文对算法的正确性进行证明并对算法的复杂度进行分析。本文将此算法应用于面向性质验证的程序分析中,并提出了性质制导的后向策略迭代算法。性质制导的后向策略迭代算法在分析过程中优先选取与性质相关的模版和策略,在求解不动点的过程中可尽早发现性质是否为可验证的,并提前终止迭代过程,因而具有更好的分析效率。在验证SV-COMP的程序性质的实验中,性质制导的后向策略迭代算法可以更快地完成分析过程。3)设计和实现了区间线性模版约束抽象域。该抽象域针对凸抽象域表达能力不足的问题,对经典的模版抽象域进行了区间拓展,可推导变量间的区间线性关系。区间线性模版约束抽象域基于区间线性约束的“弱解”解语义刻画抽象域域元素,并基于区间线性规划技术设计其域操作。几何上域元素与每个象限的交均是一个凸的模版多面体（可以为空）,因此域元素可以看作是一系列模版多面体的析取,从而可以表达非凸（甚至非联通）性质。此外,本文还研究了区间线性模版抽象域中区间模版的生成策略。实验结果表明,区间线性模版约束抽象域可以较好地刻画程序的非凸性质。
朱炳斐[4]（2018）在《液晶显示屏缺陷自动光学检测系统及算法研究》文中认为缺陷检测是液晶显示屏生产流程中不可或缺的一道工序,而缺陷检测技术是降低生产成本、提高产品质量的关键手段。传统的检测方式是人工检查,其主观性大、检测效率和精度比较低,而且近年来人工成本逐年上升,这种方法已经不能适应生产线上大批量、低成本、高效率、高精度的要求。因此,研究具有速度快、非接触、准确度高等优点的自动光学检测方法对提高LCD产品质量、促进产业发展有很重要的意义。针对以上问题,本文将展开研究基于机器视觉的自动光学缺陷检测算法,并设计一套完整的检测系统。首先,在分析LCD工作原理、显示缺陷类型及产生原因、系统设计需求的基础上提出了总体设计方案,并重点讨论了影响图像质量的两个关键部分:照明模块和图像采集模块,对其中的硬件架构进行了详细的分析与选型,完成了光学采集系统的设计。其次,研究了相关的图像处理算法,包含滤波去噪、二值化、形态学、图像校正等,对每一种算法中的多种方法进行对比分析,结合实际需求,选取最优方法或由此提出新方法,为后续缺陷检测算法鉴定基础。然后依次详细介绍了缺陷检测算法的每个环节,合理建立标准模板库以及算法预处理能克服外界干扰;算法的核心是图像配准,针对LCD自身特点,提出了基于傅里叶梅林变换及特征匹配的算法,其配准精度高、抗干扰能力强,并由加权平均融合进一步提高配准精度;通过形态学算法与提出的局部自适应高斯加权二值化对缺陷进行良好的分割,提高检测准确率;基于区域特征参数以及最小外接矩形法,对缺陷的类型和位置进行判断。最后,设计缺陷检测软件,并介绍了其功能和具体操作。通过实验对检测算法及系统检测精度进行验证,实验都是通过与基于SURF/SIFT的算法对比进行量化分析的。实验结果表明,本文检测算法、系统检测精度和效率均优于对比算法,检测准确率达97%,能够满足实际要求,具有良好的应用前景。
朱剑平[5]（2017）在《心电信号处理模块设计》文中提出近年来,随着经济社会的飞速发展,人们的健康意识逐步增强,对自身健康状态的及时监测有了更高的要求。便携式家用可穿戴健康监测设备的应用市场应运而生。而对人体的多种生理参数的健康监测中,动态心电信号的实时监测是不可或缺的一部分。然而长时间的心电信号监测势必产生大量的数据。一方面大量原始心电数据通过无线上传到终端会占用大量的功耗;另一方面仅依靠医生手工在大量心电信号数据中逐帧分析心拍类型,极易疲劳并产生对心脏疾病的漏检错检。因此开发出一款低功耗心电信号智能处理模块,应用于健康级便携式可穿戴心电信号智能感知节点。实现片上实时监测动态心电信号并自动分析心拍类型,为医生提供简洁准确地人体心电信息,对高效便捷的实现人体健康状态的动态监测具有重要的意义。心电信号处理算法包括消噪滤波、心拍R峰检测、心拍特征参数压缩提取、心拍分类识别四部分。消噪算法使用小波变换阈值收缩法滤除肌电干扰、基线漂移、电极扰动和工频干扰等噪声。算法在滤除噪声的同时能较好的保留心电信号波形特征。心拍R峰检测部分,通过搜索双正交二次样条小波三四尺度上的极值对过零点确定R峰位置,接着根据R峰的位置截取出样本心拍,并提取高阶累积量特征。分类识别部分,将提取出的心拍特征向量,用二分类支持向量机两两组合的形式,通过投票得出多分类结果。算法硬件实现部分综合考虑灵活可配置、低功耗、节省面积和高效计算多方面因素。本设计的硬件模块包括可配置小波变换算子和多分类支持向量机决策算子。本设计硬件结构的低功耗优化设计主要体现在算法级和硬件结构级,包括减少冗余计算、减少共享存储器读写次数、合理设置子模块时钟门控等。节省面积方面,通过合理复用基本功能模块以及合理安排中间数据存储空间来精简结构。另外,通过合理设计状态机的控制逻辑实现硬件模块的灵活可配置以支持多功能计算,同时还具备专用集成电路（ASIC）的功耗、面积和速度优势。本文所设计心电信号处理硬件模块在SMIC （中芯国际）的0.13μm工艺条件下完成超大规模集成电路（VLSI）设计,功耗27.8μW,面积2.43mm2。
胡桂彬[6]（2015）在《基于高性能FPGA与多核DSP架构的并行设计》文中研究表明海量数据实时处理是当今信号处理领域迫在眉睫的任务,对于雷达信号处理系统,大数据实时处理亦是重中之重。传统雷达信号处理系统由于自身限制,已无法满足越来越高的处理性能要求。本文对当前并行处理软硬件技术进行剖析,设计一种基于高性能FPGA与多核DSP架构的并行处理板卡,并研究其并行性。本文首先综合分析板卡在并行处理能力方面的具体需求,根据需求进行主处理器芯片选型,选定TI公司最新多核DSP TMS320C6678与Xilinx公司Virtex-7系列高性能FPGA XC7VX690T,针对主处理器芯片提出板卡电源模块、时钟模块的具体设计以及相关外围电路设计。其次,分析板卡处理器芯片间的并行性,探讨与并行性密切相关的高速互联技术SRIO、HyperLink和PCIe,通过并行数据流安排以及高速互联技术实现处理器间并行设计。然后,介绍TMS320C6678及其多核同步机制,利用多核并行实现超长点数FFT为例来探讨TMS320C6678的多核并行编程技术。最后,介绍Xilinx公司全新高层次综合工具Vivado HLS,分析其并行优化策略,利用Vivado HLS可以将C、C++、System C等高级编程语言算法直接转化为RTL级代码并在FPGA上实现。本文完成基于高性能FPGA与多核DSP架构的并行处理板卡硬件设计,并实现基于该板卡的软件并行性分析。探讨当前主流的多核DSP并行编程技术,对超长点数FFT实现结果以及多核DSP并行性能进行分析。利用高层次综合工具Vivado HLS实现对FPGA高效并行开发,以一个FIR滤波器为例,通过并行优化指令,使其运算时间从186个时钟周期提升到3个时钟周期。
刘祺炜[7]（2014）在《分布式视频编码关键技术研究》文中研究表明随着多媒体技术的飞速发展,新的多媒体应用场景不断涌现。如视频传感器网络,无线视频监控,手机拍摄视频,多视角和3D视频等新兴应用场景对视频的压缩编码技术提出了新的挑战。这类视频应用的特点是采集设备数目众多但运算能力、存储空间、电量储备等资源均受到较大限制。现有的主流视频编码标准H.26x系列和MPEG系列都是在编码端采用复杂的运算来去除冗余以进行压缩,这对编码器的能力提出了很高的要求。而对于多视角视频,如果要去除视角间的信息冗余以达到理想的压缩效率,更是需要耗费大量的能量和带宽将各个视角采集到的原始数据传输到统一的联合编码器中进行压缩。因此传统视频编码框架难以满足新兴视频应用的要求。而分布式编码理论指出,对于有相关性的信源可以进行独立编码联合解码也能达到与传统的联合编解码相同或者相近的压缩效率。这一特性正好满足了视频传感器网络等应用对于低编码复杂度的要求,因此分布式视频编码引起了学者们的广泛关注,成为了近年来的研究热点。本文面向视频传感器网络等新兴视频应用场景,研究了低复杂度的分布式单视角视频编码和分布式多视角视频编码技术。本文的主要工作以及创新之处在于：1.提出了基于网格编码量化（TCQ）的低复杂度分布式视频编码方案。本方案研究了在基于分块进行Slepian-Wolf编码的分布式视频编码框架下,引入高性能的网格编码量化,并将其与Slepian-Wolf编码和熵编码结合。在研究了分布式视频编码特性的基础上,选择合适的TCQ类型,并做出相应的修改。以极小的复杂度提升为代价,提高了分布式视频编码的效率。2.提出了基于多种边信息融合的低复杂度分布式多视角视频编码方案。本方案研究了适用于分布式多视角视频编码的边信息生成方法。在研究了多视角视频的空间,时间,和视角间等多种相关性的基础上,提出了基于视角间空间位置相关性进行视角间运动信息预测的边信息生成方法,并且与基于视角内空间相关性和时间相关性的边信息生成相融合,提高了边信息的生成质量,从而提高了分布式多视角视频编码的性能。3.定量的研究了目前主流分布式视频编码框架跟传统视频编码性能差距的原因。现有分布式视频编码方案与传统视频编码在压缩性能上仍存在较大差距。本文从分布式编码理论、分布式信源编码的实现,以及分布式视频编码的实现等多个角度,研究了现有分布式视频编码框架与传统视频编码的性能差距的原因,并通过对分布式信源编码的仿真实验,以及对分布式视频编码的边信息生成与Wyner-Ziv信源编码两个核心模块,跟传统视频编码中相对应的运动估计与熵编码模块相互替换之后进行交叉比对实验,对造成分布式视频编码与传统视频编码性能差距的原因给出了定量的分析结果。最终理论分析和实验结果都表明,目前分布式视频编码的与传统视频编码的性能差距是由多种因素共同造成的,各个因素对于性能的影响都有相当程度的比例,而并不是简单的由某个占绝对主导地位的关键因素导致。综上所述,本文面向视频传感器网络等视频采集设备能力受限的新兴视频应用场景,在研究了视频信源的多种相关特性的基础上,提出了若干在低编码复杂度下提高分布式视频编码效率的方法,并且分析了现有分布式视频编码框架与传统视频编码的性能差距的原因,取得了一些具有理论意义和应用价值的研究成果。
高天佑[8]（2014）在《输出型煤炭码头卸车生产调度优化模型和方法研究》文中研究表明港口企业的装卸生产调度既是工程技术难题，也是一些复杂的学术问题。为了提高港口生产效率，国内外许多学者一直在探索解决此类问题的方法。基于输出型煤炭码头的装卸生产过程，以卸车优化调度问题为研究对象，本文建立了以火车在港时间最少为目标的数学模型，研究了优化算法，实现了调度问题的求解。主要研究成果如下：本文首先分析了输出型煤炭码头卸车作业调度的各种关联因素，发现了卸车调度具有研究对象信息繁杂、调度系统可变、可选作业流程多样、解信息量大等特性，进一步研究了卸车作业调度的约束关系，并建立现实作业中的唯一性、作业性质、堆场以及卸车工艺等四个约束关系的数学方程，以火车在港时间最短为优化目标建立了卸车作业调度的混合整数规划数学模型，通过实际案例应用验证了模型的准确性和工程适用性。鉴于卸车作业调度的数学模型的求解是一个NP-Hard问题，本文进一步研究了港口生产调度过程，提出了一个递阶主副型复合算法：面向火车到达事件的启发式搜索算法和面向翻车机空闲事件的启发式搜索算法。基于未来一段时间内火车达到计划，该算法首先运用面向火车到达事件的启发式搜索算法求解火车作业计划，然后运用面向翻车机空闲事件的启发式搜索算法修正优化火车计划，最终得到更优的火车作业计划。该算法以国内某煤炭码头为对象，进行了实际应用，取得了较好的效果。为寻求更优的求解算法，本文对调度模型进行了更深入的研究，设计了基于类编码的遗传算法，针对卸车调度的独特性，提出了新的个体编码解码方法，构造了更加适用于实际卸车调度作业的适应度函数，通过实验得到了更加实用可靠的两种终止规则相结合的混合终止条件。遗传算法以同一个煤炭码头为对象，进行实际应用，取得了更好的效果。通过具体案例与大量算例实验对两种算法对比分析，遗传算法解的质量更优，灵活性更高，虽然其计算耗时较长，但可以采取有效措施弥补。因此，遗传算法相比于启发算法更适用于煤炭码头的实际生产。
熊步云[9]（2010）在《Web集群公平调度算法的研究与实现》文中提出近几年,因特网（Internet）应用迅速普及发展、用户数量快速增长,对网络服务器的访问量急剧上升,这些都对网络服务器处理大量用户并发访问的服务能力提出了更高的要求。随着对网络服务器的要求越来越高,通过单台服务器硬件性能的简单提升并不能真正有效地解决这个问题。为此,有人提出了用多台服务器组成一个虚拟服务器系统的解决方案,以解决大用户量并发访问和大容量数据存储的问题,这种技术被称之为服务器集群。它为飞速发展的Internet网络提供了一种易于扩展处理能力、且具有较高性价比的网络服务器解决方案。本文通过分析Linux内核中的Netfilter模块和IPVS模块的源代码,较详细地阐述了数据包的分发处理流程及IPVS的体系结构以及各个模块的主要功能;较详细地介绍了LVS负载均衡技术,对比分析了三种负载均衡模式和几种常用负载均衡算法。针对现有集群调度算法的不足,本文在WLC算法的基础之上进行改进,提出了一种基于动态权值的公平调度算法BDWFS（Based on Dynamic Weighted Fair Scheduling）,通过收集后台服务器的负载信息,使负载均衡调度器能够较准确的了解各个真实服务节点的负载状况,然后根据综合负载的情况选取最合适的服务节点响应用户的请求。与其它同类算法不同的是,本算法的所涉及的代码均是在内核态实现的,避免了由用户态到内核态的上下文切换,因此效率较高,这也是本文的创新点之一,本文具备一定的理论意义和应用价值。
汤钟雷[10]（2009）在《基于TMS320C6722B浮点DSP实验系统固件与实验设计》文中认为DSP技术是21世纪运用最广泛的技术之一,掌握DSP的开发和应用在嵌入式领域显得越来越重要。目前高校的DSP课程和对应的实验系统相对于快速发展DSP芯片来说还是落后的。针对这一问题,本文研究了基于TMS320C6722B浮点DSP处理器实验系统固件设计,目的是为学生在DSP技术方面提高实际动手能力提供先进的实验平台。本文在对固件系统设计各环节进行深入研究的基础上,结合DSP和ARM处理器的特性,设计了此系统。系统采用TI公司的浮点DSP处理器TMS320C6722B作为实验平台的主处理器,负责数据处理,选用以Cortex-M3为内核的ARM处理器STM32F103ZET6作为系统的控制处理器,用来控制系统的操作、显示、上位机通信等模块,同时用ATMEL公司的ATF1508AS担负系统的逻辑控制和地址分配功能。本文重点工作是对系统中控制模块的固件设计。其中包括了操作、显示、异步串口通信、双口RAM、SD卡存储和USB的固件模块的设计,另外设计了针对数字信号处理的相关实验和算法实验。此实验系统具有强大的数据处理能力和控制功能,其丰富的外围器件配置资源,为系统的扩展和将来的系统升级提供了广阔的空间;其多样化的实验设计,充分的体现了浮点DSP和Cortex-M3 ARM处理器的特点,达到让学生们更全面深入的理解和掌握数字信号处理知识的目的。此实验系统可作为实时DSP技术及浮点处理器应用的教学实验系统,也可以作为相关课题的研究平台。
二、只有整数是不够的 AMDAthlon浮点性能再突破（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、只有整数是不够的 AMDAthlon浮点性能再突破（论文提纲范文）
（1）基于遗传算法的多项式神经网络求解分类问题（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 文献综述 |
| 1.3 文章结构安排 |
| 1.4 工作主要贡献 |
| 第二章 遗传算法 |
| 2.1 遗传算法概要 |
| 2.2 遗传算法编码方式 |
| 2.2.1 二进制编码 |
| 2.2.2 实数编码 |
| 2.2.3 序号编码 |
| 2.3 交叉算子 |
| 2.3.1 二进制编码的交叉算子 |
| 2.3.2 实数编码的交叉算子 |
| 2.4 变异算子 |
| 2.4.1 二进制编码的变异算子 |
| 2.4.2 实数编码的变异算子 |
| 2.5 连续函数上的RCGA分析 |
| 2.6 适应度函数 |
| 2.6.1 最值问题 |
| 2.6.2 尺度变换 |
| 2.7 选择算子 |
| 2.7.1 比例选择 |
| 2.7.2 随机联赛选择 |
| 2.7.3 父子竞争选择 |
| 2.7.4 最优保存策略 |
| 2.8 遗传算法的参数 |
| 2.9 约束条件的处理 |
| 2.10 图式定理 |
| 2.11 遗传算法隐并行性 |
| 2.12 遗传算法编码的基数 |
| 2.13 二进制编码的缺陷 |
| 2.13.1 连续空间 |
| 2.13.2 冗余性 |
| 2.13.3 隐并行性质争议 |
| 2.14 实数编码的优势 |
| 第三章 神经网络 |
| 3.1 后向传播神经网络 |
| 3.2 BPNN的缺陷 |
| 3.3 BPNN的改进策略 |
| 第四章 基于遗传算法的多项式神经网络 |
| 4.1 多项式神经网络 |
| 4.2 最小二乘问题求解 |
| 4.3 GA-QR-PNN算法 |
| 第五章 数值实验 |
| 5.1 遗传算法对PNN优化分析 |
| 5.2 GA-QR-PNN和其他算法比较 |
| 5.3 结论与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（2）基于FPGA的高性能算法实现的设计模式及其应用研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 研究现状与分析 |
| 1.3 本文研究内容 |
| 1.4 文章组织架构 |
| 第2章 FPGA上高性能算法实现的设计模式及其性能评价标准 |
| 2.1 FPGA上高性能算法实现研究基础 |
| 2.2 基于FPGA的高性能算法实现设计模式 |
| 2.2.1 有利于提升FPGA上算法实现性能的流式数据 |
| 2.2.2 构建FPGA上高性能算法实现的设计模式 |
| 2.3 高性能算法实现的性能评价标准 |
| 2.3.1 适用于基于FPGA的异构计算形态的加速比评价方法 |
| 2.3.2 针对HLS的性能误差方程和HLS综合结果性能评价方程 |
| 2.4 本章小结 |
| 第3章 应用脉动式线性框架设计模式的线性排序算法实现 |
| 3.1 FPGA实现排序算法基础 |
| 3.2 基于扩展非严格偏序序列的线性排序算法 |
| 3.2.1 扩展非严格偏序序列 |
| 3.2.2 基于扩展非严格偏序序列的线性排序算法 |
| 3.2.3 基于非严格偏序序列的线性排序算法证明 |
| 3.2.4 基于非严格偏序序列的线性排序算法的评价 |
| 3.3 基于非严格偏序序列的线性排序算法在FPGA上的实现 |
| 3.3.1 状态机设计 |
| 3.3.2 排序微处理器设计 |
| 3.3.3 性能评估 |
| 3.3.4 当待排序数据规模大于线性排序器排序能力时的解决方案 |
| 3.4 性能评测及分析 |
| 3.4.1 Z-turn平台上的线性排序器性能 |
| 3.4.2 KCU105平台上的线性排序器性能 |
| 3.4.3 与当前最新的并行排序算法和线性排序算法的性能比较 |
| 3.5 本章小结 |
| 第4章 应用多级流水“映射-归并”框架设计模式的群智能算法实现通用框架 |
| 4.1 FPGA实现群智能算法研究基础 |
| 4.2 群智能算法框架分析及基于流数据的算法重构 |
| 4.2.1 群智能算法框架分析 |
| 4.2.2 群智能算法的并行性及数据流分析 |
| 4.3 算法实现 |
| 4.3.1 FASI的基础框架 |
| 4.3.2 FASI在FPGA上的实现 |
| 4.3.3 FASI在GPU上的实现 |
| 4.3.4 FASI在Multi-core CPU上的实现 |
| 4.3.5 使用和未使用多级流水“映射-归并”框架设计模式的FASI性能比较 |
| 4.4 性能评测及分析 |
| 4.4.1 性能评估实验环境 |
| 4.4.2 FASI在FPGA上的性能 |
| 4.4.3 FASI在GPU上的性能 |
| 4.4.4 FASI在Multi-core CPU上的性能 |
| 4.4.5 FASI在FPGA、GPU和Multi-core CPU上的性能比较 |
| 4.5 本章小结 |
| 第5章 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 参考文献 |
| 作者简介及在学期间所取得的科研成果 |
| 致谢 |
（3）结合可满足性模理论与抽象解释的程序分析技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号使用说明 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 现有技术和工具 |
| 1.2.1 基于抽象解释的程序分析 |
| 1.2.2 SMT在程序分析与验证中的应用 |
| 1.2.3 抽象解释与SMT的结合研究 |
| 1.3 研究内容 |
| 1.3.1 研究动机与目标 |
| 1.3.2 主要成果 |
| 1.4 论文结构 |
| 第二章 预备知识 |
| 2.1 程序的语法与语义 |
| 2.1.1 程序的语法 |
| 2.1.2 程序的语义 |
| 2.1.3 程序不变式 |
| 2.2 抽象解释基础 |
| 2.2.1 偏序集与格 |
| 2.2.2 Galois连接 |
| 2.2.3 不动点迭代 |
| 2.3 区间抽象域 |
| 2.3.1 区间抽象域的域表示 |
| 2.3.2 区间抽象域的域操作 |
| 2.4 可满足性模理论 |
| 2.4.1 SMT问题 |
| 2.4.2 SMT理论域 |
| 2.4.3 SMT库 |
| 2.4.4 SMT规划问题 |
| 2.5 小结 |
| 第三章 结合SMT的块级抽象解释 |
| 3.1 引言 |
| 3.2 块级抽象解释框架 |
| 3.2.1 基于分割点的块划分 |
| 3.2.2 基于SMT的程序块编码 |
| 3.2.3 复杂数据结构的SMT编码 |
| 3.2.4 SMT公式与抽象域表示的相互转化 |
| 3.2.5 结合SMT与抽象域的块级迭代 |
| 3.3 面向块级抽象解释框架的精度优化 |
| 3.3.1 基于谓词的块内状态划分 |
| 3.3.2 基于二叉决策树的抽象域提升算子 |
| 3.4 面向块级抽象解释框架的效率优化 |
| 3.4.1 基于稀疏性的大块切割 |
| 3.4.2 基于块级稀疏性的效率优化 |
| 3.5 实现与实验 |
| 3.6 小结 |
| 第四章 基于后向策略迭代的不动点求解方法 |
| 4.1 引言 |
| 4.1.1 基于策略迭代的程序不变式求解方法 |
| 4.1.2 局部策略迭代算法 |
| 4.2 后向策略迭代算法 |
| 4.2.1 路径选取阶段 |
| 4.2.2 路径验证阶段 |
| 4.2.3 算法描述及其复杂度分析 |
| 4.3 性质制导的后向策略迭代算法 |
| 4.3.1 面向性质验证的程序分析 |
| 4.3.2 算法的主要内容 |
| 4.3.3 算法的分析 |
| 4.4 实现与实验 |
| 4.5 小结 |
| 第五章 模版抽象域的设计与实现 |
| 5.1 引言 |
| 5.2 模版多面体抽象域 |
| 5.2.1 模版多面体抽象域的域表示 |
| 5.2.2 模版多面体抽象域的域操作 |
| 5.2.3 线性模版的生成策略 |
| 5.3 模版多面体抽象域的区间拓展 |
| 5.3.1 区间线性代数与区间线性规划 |
| 5.3.2 区间线性模版约束抽象域的域表示 |
| 5.3.3 区间线性模版约束抽象域的域操作 |
| 5.3.4 区间线性模版约束抽象域的模版生成策略 |
| 5.4 实现与实验 |
| 5.5 小结 |
| 第六章 结束语 |
| 6.1 工作总结 |
| 6.2 研究展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（4）液晶显示屏缺陷自动光学检测系统及算法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.1.1 LCD的起源与应用 |
| 1.1.2 LCD的发展 |
| 1.1.3 课题的意义 |
| 1.2 国内外发展现状 |
| 1.2.1 自动光学缺陷检测算法研究现状 |
| 1.2.2 自动光学缺陷检测系统设备研究现状 |
| 1.3 本文的主要研究内容 |
| 1.4 本文的章节安排 |
| 2 LCD显示缺陷分析及检测系统设计 |
| 2.1 LCD及缺陷分析 |
| 2.1.1 LCD结构介绍 |
| 2.1.2 LCD显示原理 |
| 2.1.3 LCD缺陷的形成及分类 |
| 2.2 缺陷检测系统方案设计 |
| 2.2.1 系统需求分析 |
| 2.2.2 总体方案设计 |
| 2.2.3 照明模块 |
| 2.2.4 图像采集模块 |
| 2.3 系统机械结构设计 |
| 2.4 缺陷检测的流程 |
| 2.5 关键技术分析 |
| 2.6 本章小结 |
| 3 系统图像处理 |
| 3.1 数字图像及处理基础 |
| 3.2 图像滤波去噪 |
| 3.2.1 图像噪声模型 |
| 3.2.2 图像去噪方法 |
| 3.3 图像二值化 |
| 3.3.1 基于全局阈值的二值化技术 |
| 3.3.2 基于局部阈值的二值化技术 |
| 3.4 图像校正 |
| 3.4.1 空间几何变换 |
| 3.4.2 图像插值 |
| 3.5 形态学处理 |
| 3.5.1 腐蚀与膨胀 |
| 3.5.2 开运算与闭运算 |
| 3.6 本章小结 |
| 4 LCD缺陷检测算法 |
| 4.1 检测算法的预处理 |
| 4.2 建立标准参考模板 |
| 4.3 图像配准 |
| 4.3.1 图像配准概述及分析 |
| 4.3.2 基于傅里叶梅林及特征匹配的图像配准算法 |
| 4.4 图像融合 |
| 4.5 缺陷检测 |
| 4.5.1 差影法 |
| 4.5.2 改进后的差影法 |
| 4.5.3 局部自适应高斯加权二值化 |
| 4.6 缺陷量化 |
| 4.6.1 缺陷的特征参数 |
| 4.6.2 缺陷的分类及定位 |
| 4.7 缺陷检测算法的流程 |
| 4.8 本章小结 |
| 5 软件系统介绍及实验分析 |
| 5.1 软件系统介绍 |
| 5.1.1 MFC简介 |
| 5.1.2 OpenCV简介 |
| 5.1.3 软件界面 |
| 5.2 实验分析 |
| 5.2.1 检测算法分析 |
| 5.2.2 系统检测精度分析 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 工作总结 |
| 6.2 未来展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（5）心电信号处理模块设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 心电信号处理技术的研究现状 |
| 1.3 片上心电信号处理面临的问题 |
| 1.4 本文研究内容和组织结构 |
| 1.4.1 心电信号处理模块设计的主要内容 |
| 1.4.2 论文的组织结构 |
| 第二章 心电信号处理算法研究 |
| 2.1 心电信号的基本特点 |
| 2.2 本文心电信号数据来源 |
| 2.3 心电信号消噪算法研究 |
| 2.3.1 常用心电信号消噪算法简介 |
| 2.3.2 小波变换消噪的理论基础 |
| 2.3.3 本文的心电信号消噪方案 |
| 2.4 心电信号奇异点检测算法研究 |
| 2.4.1 常用心电信号奇异点检测算法简介 |
| 2.4.2 小波变换奇异点检测的理论基础 |
| 2.4.3 本文的心电信号奇异点检测方案 |
| 2.5 心拍特征参数压缩提取算法研究 |
| 2.5.1 用于心拍分类的特征参数压缩提取方法简介 |
| 2.5.2 高阶累积量提取并放大波形特征的理论基础 |
| 2.5.3 本文的心拍特征参数选择和提取方案 |
| 2.6 心拍分类识别算法研究 |
| 2.6.1 常用心拍分类识别算法简介 |
| 2.6.2 支持向量机分类理论简介 |
| 2.6.3 本文的心拍分类识别方案 |
| 2.7 心电信号处理算法的软硬件划分 |
| 第三章 心电信号处理模块的硬件设计 |
| 3.1 微处理器平台及本文硬件模块挂载方式简介 |
| 3.2 数字电路低功耗设计技术简介 |
| 3.3 可配置小波变换硬件模块wt的设计 |
| 3.3.1 wt模块的可配置整体设计 |
| 3.3.2 wt模块的各部分端口介绍 |
| 3.3.3 wt模块的存储空间排布 |
| 3.3.4 配置加载load时序及SRAM读写时序 |
| 3.3.5 wt模块的低功耗优化策略 |
| 3.4 可配置多分类支持向量机决策模块svms的设计 |
| 3.4.1 svms模块的可配置整体设计 |
| 3.4.2 模块svms各部分端口介绍 |
| 3.4.3 模块svms的共享乘累加单元设计 |
| 3.4.4 模块svms中非线性运算的硬件实现 |
| 3.4.5 支持数据的存储结构排布 |
| 第四章 验证与结果分析 |
| 4.1 硬件模块的寄存器传输级代码功能测试 |
| 4.2 硬件模块的集成电路实现流程简介 |
| 4.3 流片测试结果 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 致谢 |
| 参考文献 |
（6）基于高性能FPGA与多核DSP架构的并行设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 DSP技术基础 |
| 1.2.1 DSP发展现状 |
| 1.2.2 DSP发展趋势 |
| 1.3 FPGA技术基础 |
| 1.3.1 什么是FPGA |
| 1.3.2 FPGA技术的优势 |
| 1.3.3 FPGA技术发展方向 |
| 1.4 并行处理技术 |
| 1.4.1 并行处理方式 |
| 1.4.2 并行编程模型 |
| 1.5 论文结构 |
| 第二章 并行处理板卡硬件设计 |
| 2.1 芯片选型 |
| 2.1.1 DSP芯片选型 |
| 2.1.2 FPGA芯片选型 |
| 2.2 电源模块设计 |
| 2.2.1 电源需求分析 |
| 2.2.2 板卡电源规划 |
| 2.2.3 上电顺序 |
| 2.3 时钟模块设计 |
| 2.3.1 板卡所需时钟分析 |
| 2.3.2 时钟芯片选择 |
| 2.3.3 时钟方案设计 |
| 2.4 主处理器外围设备设计 |
| 2.4.1 XC7VX690T配置电路设计 |
| 2.4.2 QDRII+ SRAM电路设计 |
| 2.4.3 DSP的SPI接口设计 |
| 2.4.4 DDR3 SDRAM电路设计 |
| 2.4.5 EMIF外围电路设计 |
| 2.4.6 DSP JTAG电路设计 |
| 第三章 芯片间并行设计 |
| 3.1 硬件板卡整体并行性分析 |
| 3.2 并行处理相关互联技术 |
| 3.2.1 串行传输技术 |
| 3.2.2 SRIO互联技术 |
| 3.2.3 Hyperlink互联技术 |
| 3.2.4 PCIe互联技术 |
| 3.3 并行处理数据流分析 |
| 3.3.1 流水处理方式 |
| 3.3.2 完全并行方式 |
| 第四章 多核DSP并行处理技术 |
| 4.1 DSP基本特点 |
| 4.2 TMS320C6678简介 |
| 4.2.1 KeyStone架构 |
| 4.2.2 C66x内核 |
| 4.3 多核并行技术 |
| 4.3.1 共享存储方式 |
| 4.3.2 硬件信号量 |
| 4.3.3 消息队列（Message Q） |
| 4.4 基于TMS320C6678的大点数FFT并行实现 |
| 4.4.1 大点数FFT并行分解 |
| 4.4.2 并行实现 |
| 4.4.3 实时性分析 |
| 第五章 高性能FPGA并行处理技术 |
| 5.1 FPGA硬件加速原理 |
| 5.2 高层次综合技术（HLS） |
| 5.2.1 什么是HLS |
| 5.2.2 为什么要用HLS |
| 5.2.3 HLS的设计流程 |
| 5.3 HLS并行优化策略 |
| 5.3.1 延迟与吞吐量 |
| 5.3.2 循环处理 |
| 5.3.3 数组处理 |
| 5.4 使用HLS并行实现FIR滤波 |
| 5.4.1 FIR滤波器基本结构 |
| 5.4.2 HLS实现FIR滤波器 |
| 5.4.3 优化约束 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）分布式视频编码关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略语和关键术语定义 |
| 第1章 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.3 论文创新点以及组织结构 |
| 第2章 基础知识 |
| 2.1 视频压缩编码原理 |
| 2.2 传统视频编码标准简介 |
| 2.3 H.264/AVC标准 |
| 2.3.1 可变块尺寸的运动估计 |
| 2.3.2 帧内预测 |
| 2.3.3 多参考帧选择和加权预测 |
| 2.3.4 整数离散余弦变换 |
| 2.3.5 熵编码 |
| 2.4 分布式信源编码理论和实现方案 |
| 2.4.1 Slepian-wolf无损分布式编码理论 |
| 2.4.2 Wyner-Ziv有损分布式编码理论 |
| 2.4.3 多终端信源编码 |
| 2.4.4 理想信源分布式信编码的实现方案 |
| 第3章 分布式单视角视频编码 |
| 3.1 分布式视频编码的产生背景 |
| 3.2 现有分布式视频编码的典型框架 |
| 3.2.1 PRISM框架 |
| 3.2.2 斯坦福框架 |
| 3.3 基于网格编码量化的分布式视频编码 |
| 3.3.1 网格编码量化 |
| 3.3.2 基于网格编码量化的分布式视频编码框架 |
| 3.3.3 编码流程 |
| 3.3.4 解码流程 |
| 3.3.5 实验结果和分析 |
| 3.4 适当提高编码复杂度的改进框架 |
| 3.5 小结 |
| 第4章 分布式多视角视频编码 |
| 4.1 传统的多视角视频编码 |
| 4.2 分布式多视角视频编码的研究现状 |
| 4.3 多种边信息融合的低复杂度分布式多视角视频编码 |
| 4.3.1 帧预测结构 |
| 4.3.2 W帧的编解码流程 |
| 4.3.3 边信息生成 |
| 4.3.4 实验结果和分析 |
| 4.4 小结 |
| 第5章 分布式视频编码与传统视频编码性能差距分析 |
| 5.1 基于分布式编码理论的分析 |
| 5.2 对理想信源的分布式编码的实际性能分析 |
| 5.2.1 对无记忆信源的Slepian-Wolf编码 |
| 5.2.2 对无记忆信源的Wyner-Ziv编码 |
| 5.2.3 对有记忆信源和非平稳信源的分布式编码 |
| 5.3 对分布式视频编码实现框架的分析 |
| 5.4 小结 |
| 第6章 总结与展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的研究成果 |
（8）输出型煤炭码头卸车生产调度优化模型和方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 煤炭码头装卸技术水平的国内外发展现状 |
| 1.2.1 煤炭码头装卸工艺发展现状 |
| 1.2.2 输出型煤炭码头装卸设备发展现状 |
| 1.2.3 港口装卸工艺自动化技术发展现状 |
| 1.3 港口装卸作业调度问题的国内外研究现状 |
| 1.3.1 生产调度问题 |
| 1.3.2 调度算法综述 |
| 1.3.3 港口装卸调度问题研究现状 |
| 1.4 煤炭码头装卸生产计划存在的问题 |
| 1.5 主要研究的问题 |
| 第2章 输出型煤炭码头的生产组织与数学问题 |
| 2.1 码头装卸工艺与生产组织 |
| 2.1.1 输出型煤炭码头的装卸工艺 |
| 2.1.2 输出型煤炭码头的生产组织 |
| 2.2 码头装卸生产作业计划 |
| 2.2.1 月度生产计划与近期生产计划 |
| 2.2.2 昼夜生产计划 |
| 2.2.3 火车作业计划 |
| 2.3 码头装卸作业调度 |
| 2.3.1 火车调度 |
| 2.3.2 堆场调度 |
| 2.3.3 装卸机械及人员调度 |
| 2.3.4 码头生产调度原则 |
| 2.3.5 港口生产调度任务 |
| 2.4 码头装卸效能的影响因素 |
| 2.4.1 宏观因素 |
| 2.4.2 微观因素 |
| 2.5 生产计划与作业调度的本质数学问题 |
| 2.6 本章小结 |
| 第3章 输出型煤炭码头卸车作业调度数学模型 |
| 3.1 卸车作业调度问题描述 |
| 3.1.1 卸车调度问题分析 |
| 3.1.2 卸车调度问题描述 |
| 3.2 卸车作业调度数学模型的建立 |
| 3.2.1 模型的假设 |
| 3.2.2 模型重要符号说明 |
| 3.2.3 模型优化目标函数 |
| 3.2.4 模型约束条件 |
| 3.3 模型分析与评价 |
| 3.4 本章小结 |
| 第4章 卸车作业调度模型的启发式算法研究 |
| 4.1 面向触发事件的卸车作业调度模型启发式算法研究 |
| 4.1.1 面向火车到达事件的启发式搜索算法 |
| 4.1.2 面向翻车机空闲事件的启发式搜索算法 |
| 4.2 递阶主副型复合启发算法 |
| 4.3 案例描述 |
| 4.4 启发式算法对火车调度优化模型求解实验分析 |
| 4.4.1 具体试验案例 |
| 4.4.2 模型基本参数设定 |
| 4.4.3 模型试验与求解结果 |
| 4.5 本章小结 |
| 第5章 卸车作业调度模型的遗传算法研究 |
| 5.1 火车卸车调度优化模型的遗传算法设计 |
| 5.1.1 算法的基本流程 |
| 5.1.2 个体编码 |
| 5.1.3 种群初始化 |
| 5.1.4 适应度函数 |
| 5.1.5 选择、交叉及变异操作 |
| 5.1.6 基因解码算法 |
| 5.2 遗传算法对火车调度优化模型求解试验分析 |
| 5.2.1 模型相关参数的确定 |
| 5.2.2 模型试验与求解结果 |
| 5.2.3 不同算法的调度结果分析 |
| 5.3 大规模算例分析 |
| 5.4 本章小结 |
| 第6章 总结 |
| 6.1 研究结论 |
| 6.2 研究展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表的学术论文 |
| 攻读硕士学位期间参与的科研项目 |
（9）Web集群公平调度算法的研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第1章 引言 |
| 1.1 论文研究背景 |
| 1.2 集群技术概述及研究现状 |
| 1.2.1 集群的概念 |
| 1.2.2 集群的意义 |
| 1.2.3 集群的分类 |
| 1.2.4 国内外研究现状 |
| 1.3 论文的主要工作、组织结构和创新点 |
| 1.3.1 论文的主要工作 |
| 1.3.2 论文的创新点 |
| 1.3.3 论文的组织结构 |
| 第2章 背景知识及相关研究 |
| 2.1 Web技术简述 |
| 2.1.1 Web的发展历史 |
| 2.1.2 超文本传输协议（HTTP） |
| 2.2 Netfilter 包过滤框架 |
| 2.2.1 Netfilter的发展历史 |
| 2.2.2 Netfilter 框架概述 |
| 2.3 Linux内核模块化编程 |
| 2.3.1 Linux可加载内核模块基本结构 |
| 2.3.2 Linux可加载内核模块编译 |
| 2.3.3 Linux可加载内核模块相关工具 |
| 2.3.4 内核模块导出的符号 |
| 2.4 简单网络管理协议（SNMP） |
| 2.4.1 SNMP的基本组件 |
| 2.4.2 管理信息库MIB |
| 2.4.3 SNMP的5 种协议数据单元 |
| 第3章 LVS集群 |
| 3.1 LVS集群的三层结构和四类地址 |
| 3.1.1 LVS集群的三层结构 |
| 3.1.2 LVS集群的四类地址 |
| 3.2 基于IP层的负载均衡技术 |
| 3.2.1 网络地址转换（NAT） |
| 3.2.2 直接路由（DR） |
| 3.2.3 IP隧道模式（TUN） |
| 3.2.4 三种模式的比较 |
| 3.3 LVS负载均衡调度算法 |
| 3.3.1 静态调度算法 |
| 3.3.2 动态调度算法 |
| 3.3.3 常用5 种负载均衡调度算法的分析 |
| 第4章 Web集群公平调度算法的设计 |
| 4.1 基于内容的请求分发的缺点 |
| 4.2 现有LVS负载均衡调度算法的缺陷 |
| 4.3 Web集群公平调度算法的设计思想 |
| 4.4 Web集群公平调度算法模型的原理 |
| 4.5 Web集群公平调度算法的优化 |
| 第5章 Web集群公平调度算法的实现 |
| 5.1 LVS负载均衡软件结构与实现 |
| 5.1.1 IPVS软件中重要的链表结构 |
| 5.1.2 IP包处理模块 |
| 5.1.3 负载均衡调度算法 |
| 5.1.4 系统管理与配置 |
| 5.2 真实服务器负载信息的收集 |
| 5.2.1 CPU信息 |
| 5.2.2 内存信息 |
| 5.2.3 网络带宽信息 |
| 5.3 负载信息链表的实现 |
| 5.4 负载调度器的具体实现 |
| 5.5 真实服务器的状态监控 |
| 5.6 算法实现过程当中需要注意的几个问题 |
| 5.6.1 负载信息收集周期 |
| 5.6.2 权重系数K_b 、K_m 、K_n 的选取 |
| 第6章 算法的性能测试与分析 |
| 6.1 测试环境与测试工具 |
| 6.1.1 硬件环境 |
| 6.1.2 软件环境 |
| 6.1.3 测试工具 |
| 6.1.4 预期实现功能 |
| 6.2 实验环境的安装及配置 |
| 6.2.1 负载均衡器部分 |
| 6.2.2 真实服务器部分 |
| 6.3 测试结果及分析 |
| 总结与展望 |
| 参考文献 |
| 致谢 |
（10）基于TMS320C6722B浮点DSP实验系统固件与实验设计（论文提纲范文）
| 致谢 |
| 中文摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 DSP技术应用与发展 |
| 1.1.1 DSP技术介绍 |
| 1.1.2 DSP发展与应用 |
| 1.1.3 DSP市场前景 |
| 1.2 课题来源及目的意义 |
| 1.2.1 课题来源 |
| 1.2.2 课题的目的和意义 |
| 1.3 论文组织结构 |
| 2 基于浮点DSP处理器TMS320C6722B的硬件系统 |
| 2.1 硬件总体概述 |
| 2.1.1 系统设计 |
| 2.1.2 系统实现功能 |
| 2.2 主处理器部分 |
| 2.2.1 DSP系列处理器比较 |
| 2.2.2 TMS320C6722B浮点DSP处理器 |
| 2.3 协处理器部分 |
| 2.3.1 ARM系列处理器比较 |
| 2.3.2 STM32F103ZET6微处理器 |
| 2.4 其他外设器件 |
| 2.4.1 CPLD模块 |
| 2.4.2 数据采集与处理模块 |
| 2.4.3 其他模块 |
| 2.5 本章总结 |
| 3 系统固件设计 |
| 3.1 系统固件研究 |
| 3.1.1 固件概述 |
| 3.1.2 系统固件设计 |
| 3.2 键盘模块设计 |
| 3.2.1 4*4矩阵键盘设计 |
| 3.2.2 按键消除抖动措施 |
| 3.3 显示模块设计 |
| 3.3.1 图形点阵显示模块(LCM12864ZK) |
| 3.3.2 LCD硬件设计 |
| 3.3.3 初始化设置 |
| 3.3.4 显示模块设计 |
| 3.4 通用同步异步收发器(USART)模块设计 |
| 3.4.1 字长设置 |
| 3.4.2 初始化设置 |
| 3.4.3 发送器设计 |
| 3.4.4 接收器设计 |
| 3.4.5 波特率设置 |
| 3.5 双口RAM模块设计 |
| 3.5.1 双口RAM(IDT7024) |
| 3.5.2 双口RAM的设计 |
| 3.5.3 仲裁控制功能实现 |
| 3.5.4 双口RAM软协议设计 |
| 3.6 USB通信模块设计 |
| 3.6.1 USB事务处理 |
| 3.6.2 USB传输模式 |
| 3.6.3 USB模块初始化 |
| 3.6.4 设计实现 |
| 3.7 SD卡模块设计 |
| 3.7.1 SD卡接口设计 |
| 3.7.2 SD卡驱动层 |
| 3.7.3 SD卡固件设计与实现 |
| 4 实验设计 |
| 4.1 实验系统的硬件连接、仿真和 LCD显示实现 |
| 4.2 A/D的使用 |
| 4.3 利用DDS实现信号产生和发送 |
| 4.4 语音实验 |
| 4.5 FFT的实现与使用 |
| 4.6 卷积(Convolve)算法实验 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 作者简历 |
| 学位论文数据集 |
四、只有整数是不够的 AMDAthlon浮点性能再突破（论文参考文献）
- [1]基于遗传算法的多项式神经网络求解分类问题[D]. 贺一凡. 南京大学, 2020(02)
- [2]基于FPGA的高性能算法实现的设计模式及其应用研究[D]. 李大琳. 吉林大学, 2020(08)
- [3]结合可满足性模理论与抽象解释的程序分析技术研究[D]. 姜加红. 国防科技大学, 2018(01)
- [4]液晶显示屏缺陷自动光学检测系统及算法研究[D]. 朱炳斐. 南京理工大学, 2018(01)
- [5]心电信号处理模块设计[D]. 朱剑平. 中国地质大学(北京), 2017(02)
- [6]基于高性能FPGA与多核DSP架构的并行设计[D]. 胡桂彬. 西安电子科技大学, 2015(03)
- [7]分布式视频编码关键技术研究[D]. 刘祺炜. 中国科学技术大学, 2014(12)
- [8]输出型煤炭码头卸车生产调度优化模型和方法研究[D]. 高天佑. 武汉理工大学, 2014(04)
- [9]Web集群公平调度算法的研究与实现[D]. 熊步云. 汕头大学, 2010(05)
- [10]基于TMS320C6722B浮点DSP实验系统固件与实验设计[D]. 汤钟雷. 北京交通大学, 2009(11)